1. Investigue las características de las familias TTL bajo las series 74∗xx en particular las diferencias entre las variantes $* \in \{L, LS \text{ y } HC\}$.

La serie 74xxagrupa circuitos integrados digitales estándar (compuertas, flip-flops, contadores, etc.). Las letras intermedias (L, LS, HC) indican la familia tecnológica, lo cual afecta consumo, velocidad y compatibilidad.

a) Familia 74Lxx (Low Power TTL)

Tecnología: TTL (Transistor-Transistor Logic)

Objetivo: Reducir consumo frente a TTL estándar (74xx)

Características:

- Menor consumo que 74xx
- Más lenta que TTL estándar
- Hoy en día prácticamente obsoleta
- Tiempos de propagación altos

Valores típicos:

- Alimentación: 5 V
- Consumo: menor que TTL estándar, pero mayor que CMOS
- Velocidad: baja

b) Familia 74LSxx (Low Power Schottky TTL)

Tecnología: TTL con diodos Schottky

Objetivo: Buen balance entre consumo y velocidad

Características:

- Mucho más rápida que 74L
- Menor consumo que TTL estándar
- Muy común en laboratorios académicos
- Buen fan-out (capacidad de manejar varias entradas)

Valores típicos:

- Alimentación: 5 V
- Consumo: medio
- Velocidad: buena (≈ 10 ns de retardo)

c) Familia 74HCxx (High-speed CMOS)

Tecnología: CMOS, no TTL

Objetivo: Alta velocidad con muy bajo consumo

Características:

Consumo muy bajo

- Velocidad comparable o superior a LS
- Entradas de alta impedancia
- No es TTL pura, pero mantiene numeración 74xx
- Más sensible a ruido eléctrico

Valores típicos:

- Alimentación: 2 V –6 V (típicamente 5 V)
- Consumo: muy bajo
- Velocidad: alta

2. Investigue las características de la familia CMOS 4000.

a) Características generales

Tecnología: CMOS
Serie típica: CD4000 (ej. CD4011, CD4027, CD4040)

Características principales:

- Muy bajo consumo de potencia, especialmente en estado estático
- Amplio rango de voltaje de alimentación
- Alta inmunidad al ruido
- Velocidad baja comparada con familias TTL y 74HC
- Entradas de alta impedancia

Valores típicos:

- Alimentación: 3 V – 15 V (algunos hasta 18 V)
- Consumo: extremadamente bajo (µW)
- Retardo de propagación: alto (≈ 50–200 ns, depende del voltaje)

3. Investigue que cuidados deben tenerse al manipular las tecnologías CMOS.

- Proteger contra ESD (Electrostatic Discharge)
- Alimentación correcta
- Nunca dejar entradas flotantes
- Cuidar compatibilidad lógica

- Manejo físico adecuado

4. Investigue el significado de los parámetros VIL, VIH, VOL, VOH, IIK, IOK

Parámetro	**Qué describe**
VIL	Máx. voltaje reconocido como 0
VIH	Mín. voltaje reconocido como 1
VOL	Máx. voltaje de salida en 0
VOH	Mín. voltaje de salida en 1
IIK	Corriente de protección en entrada
IOK	Corriente de protección en salida

5. Investigue que son los tiempos de propagación tPD, tPLH y tPHL y los tiempos de transición tt, tr y tf.

a) Tiempos de propagación
Los **t**iempos de propagación miden el retardo entre un cambio en la entrada y el cambio correspondiente en la salida.

b) Tiempos de transición
Describen qué tan rápido cambia la señal, no cuándo empieza a cambiar.

Parámetro	**Significado**
t_{PLH}	Retardo salida 0 → 1
t_{PHL}	Retardo salida 1 → 0
t_{PD}	Retardo promedio
t_r	Tiempo de subida (10–90 %)
t_f	Tiempo de bajada (90–10 %)
t_t	Tiempo de transición

6. Investigue que significa el termino fan-out y cuales valores típicos se encuentran en las familias TTL y CMOS.

a) ¿Qué es fan-out?

El fan-out es el número máximo de entradas lógicas que pueden conectarse a una sola salida, manteniendo niveles de voltaje válidos.
En términos prácticos:
"¿Cuántas compuertas puedo conectar a la salida de esta compuerta sin problemas?"

b) ¿De qué depende el fan-out?

Principalmente de:
- Capacidad de corriente de salida
- Corriente que demandan las entradas
- Niveles VOH / VOL y VIH / VIL

Se calcula comparando:
- Corriente que puede entregar la salida
- Corriente que requieren las entradas

c) Fan-out en familias TTL

Las entradas TTL consumen corriente, incluso en estado estable.
Valores típicos:
- Fan-out ≈ 10
- En 74LS:
    - Corriente de entrada ≈ 0.4 mA (LOW)
    - Fan-out limitado por corriente

Consecuencia:
- Si conectas demasiadas entradas:
    - VOH baja
    - VOL sube
    - Se pierde margen de ruido

d) Fan-out en familias CMOS

Las entradas CMOS tienen impedancia muy alta.
Valores típicos:

- Fan-out muy alto (50, 100 o más)
- En teoría: casi ilimitado

En la práctica:

- El límite real es:
  - Capacitancia de las entradas
  - Velocidad (t_r, t_f)
  - No la corriente

7. Para cada una de las variantes TTL y CMOS especifique en una tabla: a) rango de tensión eléctrica de alimentación VCC o VDD, VSS b) rango de tensiones de entrada y salida c) tiempos de propagación y transición

Familia	Alimentación	Entrada (VIL / VIH)	Salida (VOL / VOH)	t_{PD} típico	t_r / t_f típicos
TTL 74xx	Vcc = 5 V ±5 %	VIL ≤ 0.8 V VIH ≥ 2.0 V	VOL ≤ 0.4 V VOH ≥ 2.4 V	~10 ns	5–10 ns
TTL 74Lxx	Vcc = 5 V	Igual a TTL	Igual a TTL	~30–50 ns	Lentos
TTL 74LSxx	Vcc = 5 V	VIL ≤ 0.8 V VIH ≥ 2.0 V	VOL ≤ 0.4 V VOH ≥ 2.7 V	~9–15 ns	5–10 ns
CMOS 4000	VDD = 3–15 V VSS = 0 V	VIL ≤ 0.3·VDD VIH ≥ 0.7·VDD	VOL ≈ 0 V VOH ≈ VDD	50–200 ns	50–200 ns
CMOS 74HCxx	VDD = 2–6 V	VIL ≤ 0.3·VDD VIH ≥ 0.7·VDD	VOL ≈ 0 V VOH ≈ VDD	~8–15 ns	5–10 ns

8. Revise la hoja de datos de los circuitos integrados 74∗00,74∗02,74∗04,74∗14, 4001, 4011, 4069 y 40106. Resuma para que sirve cada uno.

CI	Familia	Función principal	¿Para qué se usa?
74×00	TTL / CMOS	4 compuertas NAND de 2 entradas	Construcción universal de lógica combinacional
74×02	TTL / CMOS	4 compuertas NOR de 2 entradas	Lógica combinacional, también universal
74×04	TTL / CMOS	6 inversores (NOT)	Inversión de señales, buffers
74×14	TTL / CMOS	6 inversores Schmitt Trigger	Limpieza de señales ruidosas
4001	CMOS 4000	4 compuertas NOR	Lógica de bajo consumo
4011	CMOS 4000	4 compuertas NAND	Lógica universal en CMOS
4069	CMOS 4000	6 inversores (NOT)	Inversión, osciladores

40106	CMOS 4000	6 inversores Schmitt Trigger	Acondicionamiento de señales

9. Revise la estructura básica, a nivel de transistores, de una compuerta NAND en circuitos integrados CMOS.

   Una compuerta NAND CMOS está formada por dos redes:

   Red Pull-Up (PUN)

   - Compuesta por transistores PMOS
   - Conectados en paralelo
   - Conectados a VDD

   Red Pull-Down (PDN)

   - Compuesta por transistores NMOS
   - Conectados en serie
   - Conectados a tierra

   Funcionamiento

   - Si ambas entradas son 1 → los NMOS conducen → salida a 0
   - En cualquier otro caso → al menos un PMOS conduce → salida a 1
   - Esta estructura garantiza bajo consumo, ya que en estado estable no existe corriente directa entre VDD y GND.

10. Investigue sobre el concepto y el uso de los de circuitos pull-up y pull-down en electrónica digital.

    En los sistemas digitales, las entradas de compuertas lógicas y microcontroladores deben mantenerse siempre en un nivel lógico definido (0 o 1). Cuando una entrada no está conectada directamente a una fuente de voltaje o a tierra, puede quedar en un estado denominado **"flotante"**, lo que significa que su valor lógico es indeterminado. Este fenómeno puede provocar comportamientos erráticos, oscilaciones inesperadas o activaciones no deseadas en el circuito.

    Para evitar esta condición, se utilizan los llamados **circuitos pull-up y pull-down**, los cuales consisten en resistencias conectadas estratégicamente para asegurar un nivel lógico estable cuando el dispositivo de control (por ejemplo, un botón) no está activo.

    Pull-Up

Un circuito pull-up consiste en una resistencia conectada entre la entrada digital y el voltaje de alimentación (Vcc).

Funcionamiento

- Cuando el interruptor está abierto → la resistencia mantiene la entrada en nivel alto (1 lógico).
- Cuando el interruptor se cierra → la entrada se conecta directamente a tierra → nivel bajo (0 lógico).

La resistencia limita la corriente cuando el interruptor se activa, evitando un cortocircuito directo entre Vcc y GND.

Valores típicos

Los valores de resistencia comúnmente utilizados están entre:

$$1k\Omega \text{ y } 10k\Omega$$

En microcontroladores modernos (como Arduino), existen **pull-ups internos**, lo que elimina la necesidad de una resistencia externa.

Pull-Down

Un circuito pull-down consiste en una resistencia conectada entre la entrada y tierra (GND).

Funcionamiento

- Interruptor abierto → la resistencia mantiene la entrada en nivel bajo (0 lógico).
- Interruptor cerrado → la entrada se conecta a Vcc → nivel alto (1 lógico).

Importancia en sistemas digitales

Los circuitos pull-up y pull-down son esenciales porque:

- Evitan estados indeterminados
- Mejoran la inmunidad al ruido
- Garantizan estabilidad lógica
- Previenen consumo innecesario por conmutaciones aleatorias

En tecnología CMOS, donde la impedancia de entrada es extremadamente alta, las entradas flotantes son particularmente problemáticas, por lo que el uso de resistencias de polarización es indispensable.

11. Investigue qué es un circuito disparador Schmitt (Schmitt trigger). Revise las características técnicas del circuito 74∗14.

El **disparador Schmitt** es un circuito comparador con histéresis diseñado para convertir señales analógicas lentas o ruidosas en señales digitales limpias con transiciones abruptas.

Concepto de Histéresis

A diferencia de un comparador convencional que cambia de estado en un único voltaje de referencia, el disparador Schmitt tiene **dos niveles de umbral distintos**:

- V_{T+}→ Umbral superior (para transición de 0 a 1)
- V_{T-}→ Umbral inferior (para transición de 1 a 0)

Esto genera una zona intermedia donde la salida no cambia, aunque la señal de entrada tenga pequeñas variaciones.

$$\text{Histéresis} = V_{T+} - V_{T-}$$

Esta característica evita múltiples conmutaciones causadas por ruido eléctrico o señales con pendientes suaves.

Funcionamiento

Cuando la señal de entrada aumenta:

- La salida cambia a nivel alto solo cuando se supera V_{T+}

Cuando la señal disminuye:

- La salida cambia a nivel bajo solo cuando cae por debajo de V_{T-}

Este comportamiento introduce estabilidad y robustez en el sistema.

Características técnicas del 74∗14

El circuito integrado **74∗14** contiene seis inversores con disparador Schmitt incorporado.

Características principales:

- Tecnología TTL o CMOS (según versión)
- Alta velocidad de conmutación
- Margen de histéresis definido por fabricante
- Compatible con niveles lógicos estándar
- Bajo consumo (en versiones CMOS)

Aplicaciones principales

- Antirrebote de pulsadores
- Generación de ondas cuadradas mediante redes RC
- Limpieza de señales provenientes de sensores
- Conversión de señales analógicas lentas en digitales

El 74∗14 es ampliamente utilizado en diseño digital cuando se requiere robustez ante ruido o señales no ideales.

12. Investigue en que consiste la modulación de ancho de pulso (PWM).

La **modulación por ancho de pulso (PWM, Pulse Width Modulation)** es una técnica utilizada para controlar la potencia promedio entregada a una carga eléctrica mediante la variación del tiempo que la señal permanece en estado alto dentro de un período fijo.

Concepto fundamental

En PWM:

- La frecuencia permanece constante.
- Se modifica el **ciclo de trabajo (duty cycle)**.

El ciclo de trabajo se define como:

$$D = \frac{T_{on}}{T_{total}} \times 100\%$$

Donde:

- T_{on}= tiempo en nivel alto
- T_{total}= período total de la señal

Control de potencia

Aunque la señal PWM es digital (0 o Vcc), la carga recibe una potencia promedio proporcional al ciclo de trabajo.

Por ejemplo:

- 0% → potencia nula
- 50% → potencia media
- 100% → potencia máxima

El voltaje promedio aplicado a la carga es:

$$V_{prom} = D \cdot V_{cc}$$

Ventajas

- Alta eficiencia energética
- Bajo calentamiento
- Control preciso
- Fácil implementación con microcontroladores

A diferencia de métodos lineales de control (como usar resistencias variables), el PWM trabaja con dispositivos en conmutación (ON/OFF), reduciendo pérdidas por disipación térmica.

Aplicaciones

- Control de velocidad de motores DC
- Regulación de brillo en LEDs
- Control de servomotores
- Fuentes conmutadas
- Control de potencia en sistemas industriales

En sistemas digitales modernos, el PWM es una técnica fundamental para control electrónico eficiente.

13. Investigue que es el efecto de rebote y típicos circuitos anti-rebote (debouncing circuits)

El **efecto de rebote (bounce)** es un fenómeno que ocurre en interruptores y botones mecánicos cuando se presionan o liberan. Aunque idealmente el cambio debería producir una sola transición digital (de 0 a 1 o viceversa), en la práctica los contactos metálicos internos vibran y hacen múltiples contactos y desconexiones en un intervalo muy corto de tiempo (del orden de 5 a 20 ms). Esto provoca que el sistema digital detecte varias transiciones en lugar de una sola, generando errores como múltiples conteos, cambios de estado inesperados o activaciones repetidas en máquinas de estados.

Para evitar este problema se emplean **circuitos anti-rebote (debouncing circuits)**, cuyo objetivo es entregar una señal limpia y estable al sistema digital. Entre los métodos más comunes se encuentran:

- **Filtro RC con disparador Schmitt (Schmitt Trigger):** el capacitor suaviza las transiciones rápidas y la compuerta Schmitt elimina las fluctuaciones pequeñas, produciendo una señal digital definida.
- **Latch SR con compuertas lógicas:** mantiene el estado estable del botón evitando múltiples activaciones.
- **Debouncing por software o por lógica secuencial en FPGA/microcontroladores:** se detecta el cambio y se introduce un retardo controlado (usualmente mediante un contador) para asegurar que la señal permanezca estable antes de validarla.

14. Explique qué es el modelado de comportamiento y de estructura en diseño digital. Brinde un ejemplo de cada uno.

En diseño digital, el **modelado de comportamiento** describe el funcionamiento del sistema sin detallar cómo está construido internamente. Se enfoca en lo que hace el circuito, utilizando sentencias como if, case o expresiones lógicas. Es una descripción más abstracta y cercana a la programación.

Por ejemplo, un multiplexor 4:1 puede modelarse comportamentalmente usando un bloque case que seleccione la salida según las señales de control.

El **modelado estructural**, en cambio, describe cómo está construido el circuito, especificando la interconexión de compuertas, módulos o componentes básicos. Representa directamente la estructura del hardware.

Por ejemplo, el mismo multiplexor puede implementarse estructuralmente instanciando compuertas AND, OR y NOT y conectándolas entre sí.

15. Explique el proceso de síntesis lógica en el diseño de circuitos digitales, tanto para el desarrollo de un ASIC como para una FPGA.

    La **síntesis lógica** es el proceso mediante el cual una descripción en HDL (como Verilog o SystemVerilog) se transforma en una implementación física compuesta por puertas lógicas y elementos digitales reales. La herramienta de síntesis interpreta el código, optimiza la lógica y genera una representación a nivel de compuertas (netlist), lista para su implementación en hardware.

    En el desarrollo de un **ASIC (Application-Specific Integrated Circuit)**, la síntesis convierte el diseño HDL en una red de compuertas pertenecientes a una biblioteca estándar de celdas del fabricante. Luego se realiza el diseño físico (placement y routing) para fabricar el circuito integrado. En este caso, la síntesis está orientada a optimizar área, consumo de potencia y velocidad, ya que el hardware será permanente.

    En el caso de una **FPGA**, la síntesis traduce el diseño HDL a una red de bloques lógicos programables (LUTs), flip-flops y recursos internos propios del dispositivo. Después se realiza el proceso de mapeo, colocación y ruteo dentro de la arquitectura programable de la FPGA. Aquí el diseño no se fabrica, sino que se configura el hardware existente.

16. Investigue sobre la tecnología de FPGAs. Describa el funcionamiento de la lógica programable en general, así como los componentes básicos de una.

    Las **FPGAs (Field-Programmable Gate Arrays)** son dispositivos electrónicos programables que permiten implementar circuitos digitales personalizados después de su fabricación. A diferencia de un ASIC, su hardware no es fijo, sino que puede configurarse mediante un archivo de programación generado a partir de un diseño en HDL.

    La lógica programable en una FPGA funciona mediante una matriz de bloques lógicos configurables interconectados. El diseñador describe el comportamiento del sistema en HDL, luego el proceso de síntesis y mapeo traduce ese diseño en configuraciones que determinan cómo se conectan y operan los recursos internos del dispositivo.

    Los componentes básicos de una FPGA incluyen:

- **Bloques Lógicos Configurables (CLBs o LUTs):** implementan funciones lógicas combinacionales mediante tablas de verdad programables.
- **Flip-flops:** permiten implementar lógica secuencial y almacenamiento de estados.
- **Red de interconexión programable:** conecta los bloques lógicos entre sí.
- **Bloques de entrada/salida (I/O):** permiten la comunicación con el exterior.
- **Recursos adicionales:** como bloques de memoria (BRAM), multiplicadores y PLLs, dependiendo del modelo.

17. Investigue sobre el protocolo UART y como se implementaría la sección de TX.

El **UART (Universal Asynchronous Receiver/Transmitter)** es un protocolo de comunicación serial **asíncrona** (no usa reloj compartido). Transmite datos bit a bit por una línea **TX** y recibe por **RX**, acordando previamente parámetros como **baud rate** (ej. 9600), número de **bits de datos** (típico 8), **paridad** (opcional) y **bits de parada** (típico 1). La línea en reposo está en '1' (idle).

Para implementar la sección **TX (transmisor)** en hardware/FPGA normalmente se hace:

- **Generador de baud**: un divisor de reloj que produce un "tick" cada período de bit:
  T_bit = 1 / BaudRate, Divisor = f_clk / BaudRate
- **Registro de desplazamiento (shift register)**: carga un "frame" con el formato UART, por ejemplo:
  - **Start bit** = 0
  - **8 bits de datos** (usualmente LSB primero)
  - **Paridad** (si se usa)
  - **Stop bit(s)** = 1
- **FSM de transmisión** (control): estados típicos IDLE → START → DATA → (PARITY) → STOP → IDLE.
  En cada tick del baud, la FSM coloca el bit correspondiente en tx.
- **Señales de control**:
  - tx_start o send: indica que hay un byte listo para enviarse.
  - tx_busy: indica que el transmisor está ocupado.